PCIe源码 FPGA源码 Verilog源码 PCIe完整工程

内容分享1周前发布
16 1 0

PCIe源码 Verilog

编辑清晰,资料齐全代码完整

物理层

逻辑子模块

电气子模块

接收/发送

物理层

* 插入或者剔除起始和停止

* 插入或者剔除ECRC和LCRC及序号

事务传输层

* 插入或者剔除ECRC和TLP头

PCIe逻辑层

队列,缓存等

PCIe源码 FPGA源码 Verilog源码 PCIe完整工程

© 版权声明

相关文章

1 条评论

none
暂无评论...