相机源码 FPGA实例 ZYNQ ISP算法 OV5640相机工程Verilog实例G001

内容分享1周前发布
12 1 0

项目经过验证。可放心使用。

## fpga-isp

#### 本Demo基于zynq-7020+0V5640+4. 3’800×480 实现了ISP图像处理(将ov5640的isp关闭,在7020上实现ISP功能),输出到LCD和HDMI,软件基于SDK裸机开发, 2592×1944@15fps

#### Vitis/Vivado 2021.1

## ISP Lite IP

#### 位置:xil_ip_repo/xil_isp_lite_1.0

#### 处理模块:

isp_dpc – 坏点校正(5×5邻域内的8个临近像素同时大于或同时小于中心像素,且差值大于门限,则认为坏点,使用中值替换)

isp_blc – 黑电平校正(RGBB四通道分别减去配置好的黑电平值)

isp_bnr – 拜耳降噪(可选用的高斯滤波器)

isp_dgain – 数字增益(直接乘以配置好增益值)

isp_demosaic – 去马赛克(基于边缘、色度和色差自适应插值)

isp_wb – 白平衡增益(RGB三通道乘以配置的增益值)

isp_ccm – 色彩校正矩阵(RGB三通道乘以配置的3×3矩阵)

isp_csc – 色彩空间转换(基于整数优化的RGB2YUV转换公式)

isp_gamma – Gamma校正(对亮度基于查表的Gamma校正)

isp_2dnr – 2d降噪(7×7双边滤波降噪)

isp_ee – 边缘增强(基于特定的3×3滤波器)

#### 统计模块:

isp_stat_ae – 自动曝光统计(支持统计选取区域内亮度总和与像素个数,支持RGBB四通道直方图统计)

isp_stat_awb – 自动白平衡统计(支持将合白点限定条件

## VIP IP

#### 位置:xil_ip_repo/xil_vip_1.0

#### 处理模块:

vip_hist_equ – 直方图均衡(可配置上下限的均衡器)

vip_sobel – sobel边缘检测(固定的sobel 3×3卷积核)

vip_yuv2rgb – YUV2RGB色彩空间转换(基于整数优化的转换公式)

vip_crop – 图像裁剪(可配置裁剪区域)

vip_dscale – 图像缩小(宽高分别支持1/N倍缩小)

vip_osd – 单色位图叠加(用于叠加文字或logo图标例如128×128)

vip_yuv444to422 – YUV444转422(做为v_frmbuf_wr源写到内

存NV12, axis_422与axis_420时序相同)

相机源码 FPGA实例 ZYNQ ISP算法 OV5640相机工程Verilog实例G001相机源码 FPGA实例 ZYNQ ISP算法 OV5640相机工程Verilog实例G001相机源码 FPGA实例 ZYNQ ISP算法 OV5640相机工程Verilog实例G001相机源码 FPGA实例 ZYNQ ISP算法 OV5640相机工程Verilog实例G001

© 版权声明

相关文章

1 条评论

none
暂无评论...